Documento :

UIT-T�SG 5� (Periodo de estudios 2017)� Documento Temporale� 182-GEN

T�tulo :

Ethernet port resistibility testing for overvoltages and overcurrents

Recibido en :

2017-05-21

Origen :

Co-rapporteur Q2/5

AI/Cuesti�n :

Q2/5

Disponibilidad :

Restringido a usuarios de TIES�[UIT-T]