�1���� Alcance
�2����
Introducci�n
�3����
Definiciones
�4����
Descripci�n general de la interfaz paralelo digital
������� 4.1���� Descripci�n l�gica
������� 4.2���� Reloj maestro y reiniciaci�n maestra
������� 4.3���� Temporizaci�n, intervalos de tiempo y capacidad
������� 4.4���� Procedimiento de reiniciaci�n
�5����
Implementaci�n del soporte f�sico
������� 5.1���� Tipo de conectores, asignaci�n de patillas y cableado
������� 5.2���� Excitadores de l�nea y terminaci�n del receptor
������� 5.3���� Multiplexor distribuido
������� 5.4���� Retardos de se�al dentro de los dispositivos
Anexo A � Implementaci�n de la DPI utilizando circuitos integrados l�gicos TTL
Anexo B � Formatos de datos
������� B.1���� Se�ales de tiempo
�������
B.2���� Tren de bits codificado
Anexo C � Reglas para la implementaci�n de c�decs
Anexo D � Ejemplo de configuraciones de prueba para laboratorios centrales (de
acogida)
Ap�ndice I � Interfaz paralela de prueba de c�decs vocales a 8 kbit/s del UIT-T
������� I.1���� Especializaci�n de la interfaz
������� I.2���� Formatos de datos
Referencias
�